先进封装参数速读：三大指标决定芯片性能

先进封装参数繁多，但真正决定芯片最终表现的，无非互连密度、热力学耐受度和信号能效比这三板斧。

互连密度：衡量封装微缩能力

先进封装的核心在于把更多芯片塞进更小空间，互连密度就是这个能力的直接体现。凸点间距（bump pitch）是首要看的数据：它指芯片间焊点中心到中心的距离。目前主流高性能封装已从40μm向20μm甚至10μm推进。但更小的间距不一定更好——信号串扰和散热难度会同步上升。判断时，不能只看实验室能做出多小间距，要问量产良率和可靠性测试数据：比如经过1000次热循环后电阻变化是否在5%以内。对于AI训练芯片，20μm以下间距很有价值；对于较便宜的边缘侧芯片，40μm左右反而更稳定。线宽线距同样关键，它决定了内部再分布层的布线密度，直接影响单层信号通道数。两者结合看，就能大致判断封装方案在互连维度的性价比。

热与力学特征：隐形门槛

堆叠芯片意味着热量集中，散热能力成为瓶颈。热阻（Rth，单位℃/W）越低越好，但要注意它测量的是单点还是平均。同样标称0.2℃/W的封装，实际表现可能因为芯片放置位置不同而差异高达30%。翘曲是另一个容易忽略的参数：封装在高温焊接后冷却时，芯片与基板热膨胀系数不同会产生形变。通常大尺寸封装（如50mm×50mm）的室温翘曲应控制在150μm以内，高温下（如260℃）低于100μm。翘曲超限会导致虚焊或焊点开裂。判断时，要看厂商是否提供常温与高温双条件下的翘曲数据，并结合封装尺寸评估。预计到2026年，先进封装将普遍采用底部填充胶与金属框架结合的方案，把翘曲控制在更小范围内。

信号与能效：从场景出发

插入损耗和串扰参数直接决定信号是否完整。插入损耗通常随频率升高而变大，关键在于特定工作频率下的数值：比如在28GHz下插入损耗低于0.5dB/cm才算优秀。串扰则随密度增加而恶化，需要参考近端和远端串扰系数。带宽密度（Gbps/mm）衡量每毫米封装边缘能传输多少数据，先进封装可达数百Gbps/mm，但高带宽往往伴随高功耗。能效比（pJ/bit）才是实用指标：低于1pJ/bit的方案适合低功耗场景，而AI训练芯片可容忍稍高功耗以换取带宽。判断时，对比不同方案的同频率实测数据，而非理论较大值。2026年的主流封装方案中，UCIe接口的能效有望降至0.5pJ/bit以下，届时带宽密度和能效的平衡会更灵活。

以上三个维度并不独立。高互连密度会推高发热和翘曲风险，需要更优的热管理来弥补；而信号能效又与互连距离和布线结构相关。选封装方案时，先确定目标应用的最核心瓶颈（是带宽、散热还是成本），再对应解读参数，才不会被单一项的“亮眼数字”带偏。

常见问题